SN74HC595N
Texas Instruments · 逻辑 IC · PDIP-16, 7.62 mm row pitch · Through-hole
档案 sn74hc595n 收录日期: 2026 年 9 月 12 日
生命周期: 量产中
供货风险: 低
规格表
厂商规格书摘录
| 功能 | 8 位串入并出移位寄存器，带输出锁存 |
|---|---|
| 供电范围 | 2.0 V 至 6.0 V |
| 输出电流 | 4.5 V 时每脚 ±6 mA，绝对最大 ±35 mA |
| 移位频率 | 4.5 V 供电时 25 MHz |
| 输入类型 | CMOS，移位时钟带施密特触发 |
| 传输延迟 | 4.5 V 时 20 ns |
| 公差 | Output current bin ±20 %; logic thresholds guaranteed by datasheet limits |
| 额定电压 / 应力 | 2.0 V to 6.0 V supply, 7 V absolute maximum |
| 生命周期 | 量产中 |
| 规格书出处 | Texas Instruments SN74HC595 datasheet, doc SCLS041, rev. 2024-01, §8 timing requirements and the cascading schematic in §9.2 |
|---|---|
| 厂商 | Texas Instruments |
| 安装方式 | Through-hole |
替代图谱
3 替代型号
本档案的可互换型号。实心节点表示本站已收录档案；空心节点是有效替代但尚未收录。
-
74HC595 尚未收录
Nexperia、Diodes 等厂商的通用料号。与 SN74HC595N 功能相同；唯一实际差别是部分第二货源在 3.3 V 下的移位频率标得更低，只有在 10 MHz 以上时钟时才有影响。
-
SN74HC595DR 尚未收录
同一芯片的 SOIC-16 表贴版本。对 DIP 插座不是焊盘替代，但是新设计的正确选择：价格一半、占板面积四分之一。
-
TPIC6B595N 尚未收录
功率版本，开漏 DMOS 输出，每通道 50 V、150 mA。可直接驱动继电器、较大电流 LED 或 12 V 灯串；逻辑侧相同。它只能灌电流不能拉电流。
选型建议
本页为唯一正文，无其他段落
锁存是选用它的理由
移位寄存器与输出锁存是分开的。数据移入时不会出现在输出上，直到锁存时钟（12 脚）上升沿。这正是无中间态刷新显示或继电器组的原因——若直接用移位寄存器驱动输出，LED 会在移位过程中闪烁经过每一个中间图案。
电流限制既有每脚也有整片
每路输出可轻松承受 ±6 mA，绝对最大 35 mA，但整片在全部输出同时工作时的总限制约为 70 mA，地脚还有自己的限制。八路 LED 各 15 mA 共 120 mA，已超出封装额定。要么提高电流做多路复用，要么用 TPIC6B595 功率版，要么在输出端加 ULN2803。
级联与移位顺序
QH'（9 脚）是串行输出，它是寄存器的最后一位，不是输入的缓冲副本。级联 N 片得到 N x 8 位，第一片保存的是最近移入的字节。若图案显示反了，几乎总是移位顺序问题，不是接线问题。
Sources（参考来源）
Texas Instruments — https://www.ti.com/lit/an/slva840/slva840.pdf · AEC — https://aecouncil.com/Documents/AEC_Q100_Rev_H_Base_Document.pdf · NIST — https://www.nist.gov/standardsgov/compliance-faqs-rohs
| 采购与供货 — 供货风险 | HC595 是多源大宗品；TI、Nexperia、Diodes、东芝等均有兼容件，封装含 DIP、SOIC、TSSOP、QFN。DIP 版本供货面在收缩但仍有现货；长期看 SOIC 更稳妥。 |
|---|---|
| 引脚与操作 | PDIP-16，缺口端左侧为 1 脚（QB）。10 脚为低有效主复位，必须接高；13 脚为低有效输出使能，必须接低才有输出。这两脚常被误悬空，结果芯片看起来完全没反应。 |
仅为工程信息。任何替代方案在定板前，都应与厂商规格书及你的实际工况核对。 本页不含任何采购报价或推荐供应商链接。