CD4051BE
Texas Instruments · 逻辑 IC · PDIP-16, 7.62 mm row pitch · Through-hole
档案 cd4051be 收录日期: 2026 年 10 月 16 日
生命周期: 量产中
供货风险: 低
规格表
厂商规格书摘录
| 功能 | 单路 8 通道模拟多路复用/解复用器 |
|---|---|
| 供电范围 | 3 V 至 18 V（Vdd - Vss） |
| 导通电阻 | 15 V 时典型 125 Ω，5 V 时 250 Ω |
| 通道间电阻匹配 | 15 V 时 ±5 Ω |
| 漏电 | 25 °C 时关断通道 ±100 pA |
| 带宽 | 15 V 时约 20 MHz，5 V 时 7 MHz |
| 公差 | Rds(on) matched to ±5 Ω between channels at 15 V |
| 额定电压 / 应力 | 3 V to 18 V total supply; analogue signal must stay within Vss to Vdd |
| 生命周期 | 量产中 |
| 规格书出处 | Texas Instruments CD4051B datasheet, doc SCHS047, rev. 2023-03, §6.5 (on-resistance vs supply) and the truth table in §8.2 |
|---|---|
| 厂商 | Texas Instruments |
| 安装方式 | Through-hole |
替代图谱
3 替代型号
本档案的可互换型号。实心节点表示本站已收录档案；空心节点是有效替代但尚未收录。
-
CD4051BM 尚未收录
同一芯片的 SOIC-16 版本。功能相同、更小更便宜；新表贴设计的正确选择，与 DIP 插座不兼容。
-
CD74HC4051E 尚未收录
HC 系列版本，5 V 下导通电阻 70 Ω，约为同电压下 CD4051 的三分之一。低压设计好得多；更低电阻也意味着漏电更大，且最高供电仅 6 V。
-
ADG708BRUZ 尚未收录
ADI 八通道多路复用器，导通电阻 4.5 Ω、漏电 2.5 pA、轨到轨。价格约 15 倍，当源阻抗超过几千欧时完全值得——125 Ω 的开关电阻会毁掉高阻测量的精度。
选型建议
本页为唯一正文，无其他段落
125 Ω 决定能否用它
开关电阻直接叠加在源阻抗上。用 10 kΩ 源经 125 Ω 开关送入 12 位 ADC 没问题，因为开关引入的 1.2 % 误差可通过标定去除。用 1 MΩ 源就不行：开关会与 ADC 输入阻抗构成分压，读数直接塌掉。源阻抗应保持在约 10 kΩ 以内，或为每个通道加缓冲。
导通电阻随信号电平变化
该开关是 CMOS 传输门，其电阻随信号远离电源轨而变化——从电源中点附近到接近 Vdd 通常上升 30-50 %。这种变化正是多路复用信号出现与电平相关的小增益误差的原因。15 V 供电、通道间匹配 ±5 Ω 时差异很小；5 V 下匹配更差、影响更大。
先断后合与电荷注入
4051 在接通新通道前先断开旧通道，切换期间存在短暂开路——这通常正是想要的，但高阻负载下输出在该区间内浮空。几皮库的电荷注入还会在每次切换时给输出带来一个小台阶，慢速 ADC 会把它积进读数。通道切换后应留 1-2 µs 建立时间。
Sources（参考来源）
Texas Instruments — https://www.ti.com/lit/an/slva840/slva840.pdf · AEC — https://aecouncil.com/Documents/AEC_Q100_Rev_H_Base_Document.pdf · NIST — https://www.nist.gov/standardsgov/compliance-faqs-rohs
| 采购与供货 — 供货风险 | 4051 属于 CD4000 逻辑家族的长寿大宗品。TI、Nexperia、onsemi 及多家亚洲厂商生产，封装含 DIP 与表贴，过去三十年没有值得一提的缺货史。 |
|---|---|
| 引脚与操作 | PDIP-16。9、10、11 脚为二进制通道选择 A、B、C；6 脚为禁止端（高有效，接低使能）；13、14、15、12、1、5、2、4 脚依次为 Y0 至 Y7 通道；3 脚为公共端 Z。模拟信号不得超过 Vdd 或低于 Vss——器件没有钳位，超出电源轨会使内部保护二极管正向偏置到衬底。 |
仅为工程信息。任何替代方案在定板前，都应与厂商规格书及你的实际工况核对。 本页不含任何采购报价或推荐供应商链接。